業界新聞

海內外RISC-V專家共聚一堂 全面剖析邊緣AI、HPC、雲端運算開源硬體開發策略,2021 RISC-V Taipei Day線上雙語會議成功舉辦

(本資訊由廠商提供,不代表PCDIY!立場) 2021-10-18 09:06:24
海內外RISC-V專家共聚一堂,全面剖析邊緣AI、HPC、雲端運算開源硬體開發策略,2021 RISC-V Taipei Day線上雙語會議成功舉辦!(由左上至右下依序為:台灣RISC-V聯盟會長暨力晶科技總經理王其國、SEMI國際半導體產業協會全球行銷長暨台灣區總裁曹世綸、RISC-V International董事暨晶心科技董事長林志明、RISC-V International技術長Mark Himelstein、晶心科技總經理蘇泓萌、芯原股份董事長兼總裁戴偉民、SiFive美國總部資深處長Drew Barbier、成功大學電機系李順裕教授、EETimes China主分析師顧正書。)


數位經濟全面到來,產業透過客製化硬體晶片,加速邊緣運算效能與雲端運算效率,並降低晶片能耗,已成為未來十年運算架構主流。由於RISC-V開源硬體彈性架構,可提供客製化雲端與AI運算晶片設計需求,為讓海內外科技產業人士了解RISC-V最新發展與台灣發展RISC-V技術能量,台灣RISC-V聯盟(RVTA)於10月12日以封閉型線上雙語會議方式,舉辦2021 RISC-V Taipei Day。

台灣RISC-V聯盟表示,本次會議由聯盟會長暨力晶科技總經理王其國、SEMI國際半導體產業協會全球行銷長暨台灣區總裁曹世綸擔任開場嘉賓,並邀請RISC-V International董事暨晶心科技董事長林志明、RISC-V International技術長Mark Himelstein、晶心科技總經理蘇泓萌、芯原股份董事長兼總裁戴偉民、SiFive美國總部資深處長Drew Barbier、成功大學電機系李順裕教授、EETimes China主分析師顧正書等產學專家,從RISC-V趨勢演變、架構升級、邊緣與雲端運算應用、HPC(高效能運算)晶片設計策略、醫療用RISC-V晶片設計到RISC-V產業生態系比較等面向,發表專題演講。本次論壇共吸引近五百位海內外專業人士共同與會,可說是非常成功!

王其國:RISC-V開源開放模組化架構 降低CPU開發難度並縮短研發週期
台灣RISC-V聯盟會長王其國在開場致詞指出,由於RISC-V憑藉開源開放、可擴展、模組化等特點,降低了CPU開發難度,並縮短研發週期,因此有專家預言,在 5到10 年內,RISC-V 有機會成為世界上最重要的指令集之一;市調機構Counterpoint 也預測,2025年RISC-V的應用領域市占率將大幅提升,在物聯網領域將佔28%、在工業應用領域佔12%、車用電子領域將佔到10%。

曹世綸:RISC-V開源架構特性 已滲透到物聯網、工業應用與汽車電子等新興發展領域
SEMI國際半導體產業協會全球行銷長暨台灣區總裁曹世綸致詞時點出,SEMI Technology Community組織內的Electronic System Design Alliance (ESD Alliance)於2017年起即開始關注RISC-V架構發展,並瞭解支援深度客製化需求的RISC-V正快速崛起。由於RISC-V開源架構的特性,很適合從周邊設備滲透到物聯網、工業應用、汽車電子等新興發展應用,因此SEMI這幾年也在架構包括智慧製造、智慧運輸、智慧醫療、智慧數據等應用層面,以成為全球設計與製造的供應鏈,整合並鏈結新興科技應用的最佳平台。

林志明:RISC-V架構可擴大應用在AI、5G、IoT、資料中心、汽車電子、AR/VR等領域
RISC-V International董事暨晶心科技董事長林志明表示,RISC-V架構已陸續受到不少科技大廠、網路公司、新創企業的支持與投入,而且應用在AI、5G、IoT、資料中心、汽車電子、AR/VR等領域。以Apple為例,Tom’s Hardware報導指出,Apple正在尋找RISC-V軟體與硬體的工程師;Intel也提供在晶圓代工服務當中,將提供支援RISC-V架構晶片的代工服務;Seagate、WD已經在現有產品當中導入RISC-V架構;Microchip、Renesas也都宣布未來將推出使用RISC-V架構的新晶片產品。

歐洲處理器計畫(EPI)日前宣布,以64位元RISC-V架構為核心,格羅方德22奈米製程所生產的歐洲處理器加速器EPAC 1.0樣品晶片已正式亮相;新創IC設計Esperanto因應加速雲端AI運算需求,搭配台積電7奈米製程,開發出在單一晶片上整合1088個64位元RISC-V核心ET-Minion的ET-SoC-1晶片,以硬體方式加速AI推論運算執行;新創IC設計Ventana Micro Systems則預告,針對資料中心高效能運算應用服務,將以台積電5奈米製程,於2022年下半年推出以小晶片(Chiplet)架構堆疊而成的64位元RISC-V處理器。

中國大陸中科院計算研究所也推出使用RISC-V(RV64GC)指令集架構的高性能開放架構香山處理器,第一期使用28奈米製程,第二期使用14奈米製程;阿里巴巴平頭哥部門,推出使用RISC-V架構的玄鐵系列處理器,並已經陸續應用在多種使用情境當中。

包括晶心與SiFive等知名CPU矽智財供應商,也已經針對5G、IoT、汽車電子、AR/VR等各種不同應用情境,推出完整產品線的RISC-V IP,以滿足客戶客製化設計RISC-V處理器晶片需求。

Mark Himelstein:RISC-V International將推出RISC-V / RISC-V Platform相容標章 確保軟硬體產品開發相容性
RISC-V International技術長Mark Himelstein指出,由於RISC-V架構越來越複雜,市面上的產品也越來越多元化,因此RISC-V International將推出RISC-V Compatible跟RISC-V Platform Compatible這兩個相容標章,藉此確保開發者在開發產品時,可以選擇ISA指令集相容的核心,或者是與RISC-V平台相容的架構,藉此減少面對不同版本的開發問題。

蘇泓萌:晶心科技提供完整的RISC-V加速開發解決方案 並已獲得為數眾多的客戶實際導入驗證
晶心科技總經理暨技術長蘇泓萌表示,不少客戶在面對開發RISC-V架構晶片時,對於開發工具的選擇頗為困擾。對此,晶心科技提供相當完整的加速開發工具,包括AndeSight IDE、AndesClarity、Andes NN Library、Andes OpenCL、AndesSysC、Andes Custom Extension等,可以有效縮短晶片開發與驗證流程。

蘇泓萌也指出,已有為數眾多的客戶,使用晶心科技開發工具與擴充指令集,完成在行動裝置處理器、觸控晶片、藍牙晶片、工業控制晶片、5G通訊(包括Small Cell跟Micro Cell)、SSD控制器等產品用晶片開發。近來,由於AI運算需求增加,因此也有不少客戶採用晶心科技的解決方案,開發終端設備用AI晶片,與可加速資料中心處理資料的AI加速處理器。

戴偉民:推動異構計算創新 加速RISC-V普及
芯原股份董事長兼總裁戴偉民指出,在晶片使用情境越來越多樣化的潮流下,異構計算創新已成為大勢所趨,並且因為「IP晶片化」跟「晶片平台化」的策略,搭配Chiplet架構,可以讓客戶在導入RISC-V上更加快速。在IP晶片化策略上,芯原擁有相當多IP,包括神經網路處理器NPU、圖形處理器GPU、視頻處理器VPU、音頻/語音處理器DSP、圖像信號處理器ISP、顯示處理器IP、壓縮/加密、計算處理器GPGPU等,所以芯原提出「IP即晶粒」(IP as a Chiplet,IaaC)的概念,以Chiplet架構實現特殊功能IP的即插即用。

「晶片平台化」也是芯原認為未來開發新晶片的可行趨勢。以芯原自己所推出的高端效能應用處理器SoC,只花了12個月就完成定義到流片(Tape Out),並且在流片之後馬上就可以進行測試確認是否正常運作,大幅縮短開發時間。因為晶片已採用平台化設計方式完成定義,所以在更新版本上可以透過更換不同的模組,就可以有新版本的晶片推出。

Drew Barbier:SiFive以P550/P270提供高效能運算所需之RISC-V處理器核心
SiFive美國總部資深處長Drew Barbier表示,由於不少應用情境需要高效能運算能力,並且客戶對於晶片面積斤斤計較,所以SiFive推出能提供高效能運算的P550與P270的RISC-V處理器晶片。P550為亂序執行(Out-of-Order)13級3發射RISC-V處理器,使用RV64GVC指令集,在7奈米製程當中,晶片面積僅為0.38平方公釐,運作時脈可達2.4GHz,SPECint 2006運算效率高達8.65/GHz,為目前運算效率最高的RISC-V處理器。

P270是循序執行(In-Order)8級雙發射RISC-V處理器,使用RV64GBCVZfh指令集,並且支援RISC-V Vector Extension 1.0 RC版本,在7奈米製程當中,晶片面積僅為0.3平方公釐,SPECint 2006運算效率達4.6/GHz。

為了讓現有使用SIMD指令也能在支援RISC-V Vector指令集的SiFive處理器當中使用,SiFive推出SiFive Toolsuite工具,可以配合GCC與LLVM編譯器,將SIMD指令改寫成支援RISC-V Vector指令的程式。同時也推出Recode程式,能將C Intrinsic函數改寫成支援RISC-V Vector指令程式,加速開發者將程式轉移到SiFive處理器當中。

李順裕:以輕量化RISC-V CNN協同處理器架構 實現穿戴式癲癇偵測裝置
成功大學電機系李順裕教授指出,在開發應用於穿戴式裝置即時癲癇檢測與辨識之RISC-V CNN協同處理器過程當中發現,以RISC-V開源架構,可以裝置縮短開發時間,完成低功耗的設計,並且可依照需求加入客製化指令集,若是再搭配上特殊設計的CNN協同處理器,可以讓癲癇偵測達到即時性,並且因為是低功耗設計架構,所以能放在穿戴式裝置上,搭配日常生活使用。

顧正書:RISC-V生態系逐步完整化 軟體與開發工具較少仍是主要弱點
EETimes China主分析師顧正書表示,目前市場上RISC-V晶片主要是以MCU使用情境為主,而市場對於未來MCU晶片設計的六個方向,包括:更加智能(AI)、更強算力(Performance)、更低功耗(Power)、更加安全(Security)、無線連接(Wireless)、更小尺寸(Area)等,RISC-V在不少項目相比其實更具備競爭力,因此RISC-V若要後續成長,來自於良好生態系的建立。

盤點RISC-V MCU生態系現況當中,從協會組織、核心IP開發商、支持RISC-V國際大廠、RISC-V MCU開發商、MCU開發工具、RTOS作業系統等面向來看,其實已經接近完整的MCU生態系,目前比較弱的項目主要是軟體與開發工具較少的問題,而且開源硬體模式跟開源軟體不同,廠商必須要考慮到晶片設計、流片成本與盈利模式,才有辦法持續成長。


發表您的看法

請勿張貼任何涉及冒名、人身攻擊、情緒謾罵、或內容涉及非法的言論。

請勿張貼任何帶有商業或宣傳、廣告用途的垃圾內容及連結。

請勿侵犯個人隱私權,將他人資料公開張貼在留言版內。

請勿重複留言(包括跨版重複留言)或發表與各文章主題無關的文章。

請勿張貼涉及未經證實或明顯傷害個人名譽或企業形象聲譽的文章。

您在留言版發表的內容需自負言論之法律責任,所有言論不代表PCDIY!雜誌立場,違反上述規定之留言,PCDIY!雜誌有權逕行刪除您的留言。

最近新增