關於Intel自家下一代伺服器級處理器Sapphire Rapids-SP Xeon，官方曾在之前的Hot Chips 33大會上進行初步的介紹，包含會使用EMIB的膠水組裝方式，以類似AMD Chiplet那樣用多個小核心晶片來組成一個完整的處理器，而在不久前舉辦的SC21 (Supercomputing 2021)上，Intel進一步介紹了如何使用EMIB技術來生產Xeon處理器，要利用EMIB模組化的彈性設計，推出兩種不同堆疊方式的產品。



Sapphire Rapids-SP Xeon依照組裝的方式不同，將分別有SPR XCC和進階版的SPR HBM兩種版本，SPR XCC將會使用4組400mm^2的XCC尺寸的晶片組成單一處理器，而SPR HBM則是在這之上疊加4組共計64GB的HBM2e記憶體，預計將成為第一顆原生配置HBM記憶體的處理器產品。




而在細節設計上，畢竟兩者主要的差別在於HBM記憶體的有無，所以在核心晶片排列上基本是一致的，EMIB線路與晶片之間的銜接高度落在55um，晶片與晶片之的距離則是在100um，但因為SPR HBM版本需要有更多通道來供應HBM記憶體的傳輸需求，所以用以串聯每顆晶片的EMIB Count數量會從10條增加到14條，同時一整組晶片尺寸也會從SPR XCC的4,446 mm^2加大為5,700 mm^2。



另外，一直放話一直爽，卻始終見不到真身的Intel工業級運算加速卡Xe-HPC Ponte Vecchio又有新消息，整體設計比起處理器來說要更為複雜，整組卡片將由兩個相同區塊組成，每組區塊又各擁有16組模組化晶片，總計整個卡片128組Xe核心、128個RT(Ray Tracing)光追單元以及HBM2e記憶體，最多還能透過Xe Link技術將最高8組Xe-HPC卡片在單一平台上串接起來。

與此同時，Ponte Vecchio借助EMIB模組化串接能力，讓快取容量也相應達到相當驚人程度，L1、L2快取均採用兩塊晶片連接，讓容量達到了誇張的32 MB和408 MB，與之對比AMD MI250X的快取容量只有少少16 MB。




最後，Ponte Vecchio也確定了會支援PCIe 5.0通道以提供更大的資料傳輸頻寬，並正式確認了晶片的各部位會分別採用自家Intel 7、台積電7nm、5nm製程來生產，再進行合併組裝，預計會在2022～2023年之間推出。


★快來追蹤/加入我們!!!
FB玩家社團：PCDIY!玩家FB社團
Instagram頻道：pcdiytw